Разработчики и пользователи еще не успели по достоинству оценить преимущества Cortex-A15, как процессор уже устарел. Корпорация ARM раскрыла детали новой 64-разрядной архитектуры Cortex-A53 и Cortex-A57.
На конференции TechCon 2012, которая проходила на прошлой неделе в Санта-Клара (США), корпорация ARM представила первые сведения о готовящемся к выпуску процессоре Cortex A57. Данный процессор будет обеспечивать наиболее высокую производительность в секторе процессоров для портативных устройств, однако в сферу его применения входит сетевое оборудование и серверы.
Характеристики Cortex-A57
Основные характеристики Cortex A57:
· поддержка исполнения команд с изменением последовательности;
· ядро ARMv8 с поддержкой 32- и 64-разрядных вычислений;
· 44-разряная виртуальная адресация памяти;
· поддержка до 16 Тбайт ОЗУ (от LPDDR3 до DDR4);
· 48 Кбайт кеш-памяти L1 для инструкций и 32 Кбайт кеш-памяти L1 для данных;
· исправление одиночных и обнаружение двойных ошибок, контроль четности, отслеживание системных ошибок
· от 512 Кбайт до 2 Мбайт кеш-памяти L2 (с поддержкой ECC);
· оптимизированная по потреблению дешифрация команд с использованием локальной дешифрации;
· интерфейс CCI-400 и CCN-504.
Структура Cortex A57
Ядро поддерживает неупорядоченное выполнение команд. Производительность на 1250 SpecInt2000 на 1,7 ГГц, т.е. на 25-30% выше, чем у 32-разрядных А15. Максимальная тактовая частота составляет 2,5 ГГц, техпроцесс 20 нм. Производительность 16 ядер, соединенных шиной CoreLink, в 10 раз превышает производительность А15.
Сравнение производительности А57 и А15
Процессоры A57 более эффективно расходуют энергию, чем А15, однако имеют на 30% большую площадь. Эффективность расхода энергии в 32- и 64-разрядном режимах одинакова.
Табл. 1. Отличительные особенности Cortex-A57
Архитектурные особенности Cortex-A57 |
|
Особенность |
Преимущество |
Глубокое переупорядочение последовательности команд |
Более широкий спектр возможностей увеличения пропускной способности. При блокировке команды процессор переключается на другую команду. Одновременное выполнение 128 команд (любой разрядности, 32 или 64) |
Расширенные возможности дешифрации |
Дублирование исполнительных ресурсов для увеличения производительности. Оптимизированная по потреблению дешифрация команд, 3 варианта длины слова
|
Ассоциативный кеш L2 (16 ассоциаций)
|
Доступ к кешу L2 может осуществлять несколько процессоров, принадлежащих к одному кластеру |
Буфер быстрого преобразования адреса (1024 entry mail TLB) |
Повышенное быстродействие при сложных схемах доступа к памяти (например, при просмотре веб-страниц); поддержка больших страниц памяти |
Большой буфер uTLB |
48 uTLB для инструкций для одновременной обработки нескольких страниц памяти. 32 ассоциативных буфера данных D-TLB с поддержкой больших страниц памяти |
Предсказатель ветвления |
Буфер ветвления 2K-4K (BTB – Branch Target Buffer) с нулевой задержкой. Блок разрешения ветвления позволяет выполнять ответвления вне очередности. Алгоритмы восстановления после неверных предсказаний |
Оптимизированная память данных |
Многопотоковая предварительная выборка в кеше первого уровня. Исчерпывающие возможности хранения и пересылки данных для увеличения производительности |
Преимущества 64-разрядной архитектуры
Основными отличиями 64-разрядной архитектуры от 32-разрядной являются
· Векторные вычисления с плавающей запятой и двойной точностью (возможность выполнения большего набора алгоритмов)
· 64-разрядная виртуальная адресация (возможность увеличения виртуальной памяти)
· 64-разрядные регистры (увеличение производительности, меньшее использование стека)
· Указатели с тегами (используются в Javascript; не предусмотрены в 32-разрядной архитектуре)
· Новый принцип обработки исключений, упрощающий операционную систему и гипервизор
· Модернизированное устройство кеш-памяти (пользовательское пространство, функция обнуления данных)
Сравнение процессоров в концепции big.LITTLE (большие и производительные процессоры против экономичных и компактных)
«Младший собрат» — Cortex-A53
Одновременно с А57 был представлен второй процессор семейства, А53. Основные особенности Cortex-A53:
- поддержка исполнения команд с изменением последовательности;
- ядро ARMv8 с поддержкой 32- и 64-разрядных вычислений;
- 40-разрядная виртуальная адресация памяти;
- поддержка до 1 Тбайт ОЗУ (от LPDDR3 до DDR4);
- от 8 до 64 кбайт кеш-памяти L1 для инструкций и 8-64 кбайт кеш-памяти L1 для данных;
- мультимедийный SIMD-процессор NEON;
- от 128 кКбайт до 2 Мбайт кеш-памяти L2 (с поддержкой ECC);
- интерфейс 128-разрядный CoreLink (CCI-400 и CCN-504).
Структура CortexA53
Производительность А53 сопоставима с производительностью Cortex-A9. При производстве на том же техпроцессе 32 нм ядро A53 будет занимать на 40% меньше площади по сравнению с A9. Если же сравнивать 20-нм ядро A53 с 32-нм A9, то первое будет в 4 раза меньше по площади, а также выигрывает по энергопотреблению.
Применение связки Cortex-A53/А57
Процессоры класса big рекомендуется сочетать с процессорами LITTLE (см. выше).
Приводим пример использования связки А53/А57 в серверных системах и в качестве платформы для мобильных устройств.
Пример применения А53/А57 в сетевом оборудовании или сервере
Для работы серверной системы достаточно производительности 16 ядер (4 кластера по 4 ядра).
Пример применения А53/А57 в мобильных устройствах
Среди компаний, которые уже заявили о намерении использовать ядра Cortex-A53/A57, отмечены AMD, Broadcom, Calxeda, HiSilicon/Huawei, Samsung Electronics и STMicroelectronics. Первые устройства на основе A53/A57 появятся в 2014 г.