Предлагается топология 20-разрядного АЦП. Предложение довольно необычно, но ничего невозможного в нем нет
Предлагается АЦП (см. рис. 1), состоящий из буферного усилителя BF входного аналогового сигнала с входа AIN, сигнал с которого подается на положительные входы аналоговых компараторов A1-An. На отрицательные входы этих компараторов подаются опорные уровни
и выход переполнения OVF для дополнительного приоритетного шифратора CD, который индицирует активные состояния каких-либо из его входов I0-In в виде старших разрядов данных Dm+1 — Dm+k.
Пример подключения с каскадированием показан на рисунке 2. Для обеспечения возможности каскадирования необходимы вывод +Ue, который подключен к последней средней точке матрицы R-R или отрицательному входу старшего компаратора, и выход переполнения OVF для дополнительного приоритетного шифратора CD, который индицирует активное состояние какого-либо из его входов I0-In, т.е. преобразует в старшие разряды данных Dm+1 — Dm+k.
В простейшем случае можно организовать чтение информации с выходов DATA и выходов NZ и OVF разных АЦП по разным адресам, тогда входов управления RDDATA, получаемых к примеру с дешифратора адреса (не показан), будет больше.
Преимущества и особенности:
1. Максимальная скорость АЦП;
2. Для реализации 20-ти разрядного АЦП необходимо 1048576 компаратора, реализация их на одном кристалле ИМС вполне реальна.




26 сентября, 2017
5 апреля, 2020
8 апреля, 2025