Компараторы на коммутируемых конденсаторах имеют преимущества перед компараторами с корректирующим резистором.
Принцип работы
Блок-схема предлагаемого компаратора и временные диаграммы, поясняющие его работу, приведены на рисунках 1б и с. Компаратор имеет два выхода и предназначен для управления источником тока, управляемым переменным напряжением (VVCCS). На предварительной стадии выходное напряжение имеет низкий уровень. Поскольку входной сигнал меньше выходного, выходные сигналы компаратора включают источник тока. Конденсатор в нагрузке заряжается, Vout увеличивается.
В начале фазы ϕ1 Е1 и Е2 равны нулю и (источником тока) вырабатывается максимально возможный ток. По мере увеличения Vout растет Е1. Постепенно уменьшается ток VVCCS, и выходной сигнал уменьшается.
Когда Vout пересекает уровень входного напряжения, на выводе Е2 устанавливается высокий уровень, конденсатор в нагрузке не заряжается. Эффект задержки в схеме уменьшается с помощью VVCCS, поэтому overshoot error в выходном напряжении минимальна. Ее можно уменьшить еще больше за счет компараторов с высоким разрешением, однако они потребляют больше энергии.
Рис. 1. a) Буфер с компенсирующим резистором; b) предлагаемая схема на коммутирующих конденсаторах; c) временная диаграмма
Принципиальная схема
Схема VVCCS приведена на рисунке 2а. Когда Е1 и Е2 имеют низкий уровень, максимальное значение выходного тока протекает через выход. Когда Е1 увеличивается, токи М2, М4 и Iout уменьшаются. Когда на Е2 установится высокий уровень, М5 отключается.
Схема компаратора напряжений показана на рисунке 2б. Сигнал Е1 управляется стоком М2, который в свою очередь отражает изменения в сигнале Vin, а Е2 имеет только два состояния. Компаратор состоит из следующих блоков: дифференциальный усилитель М1, М2 и его активная нагрузка М3-М6. На этом каскаде происходит сравнение входных сигналов.
Рис. 2. a) Источник тока управляемый переменным напряжением; b) Схема компаратора для предлагаемого решения
Процесс сравнения сигналов во втором каскаде выполняется следующим образом. Когда входное напряжение меньше опорного Vref, транзистор М4 открыт, а М3 запирается. Ток смещения проходит через М4 и М6, сигналы Е1 и Е2 имеют низкий уровень. Когда Vin увеличивается и сравнивается с опорным, токи в М4 и М6 уменьшаются и Е1 постепенно увеличивается от нуля до входного напряжения. При этом Е2 остается равным нулю. Когда входное напряжение достигает опорного, ток смещения проходит через М3 и М5. Сигнал Е2 быстро переходит на высокий уровень благодаря регенеративным свойствам второго каскада. Наконец, в третьем каскаде повышается переключение компаратора.
Моделирование
Предложенная схема была промоделирована в среде HSPICE на КМОП 0,18 мкм. Напряжение питания 1,8 В. Синфазное напряжение 0,9 В, амплитуда входного синусоидального сигнала 0,2 В, частота 10 кГц. Тактовая частота 1 МГц, емкость нагрузки 1 пФ. На рисунке 3 показаны диаграммы входного и выходного сигналов, а также Е1 и Е2. Видно, что выходное напряжение увеличивается очень резко когда выходное напряжение значительно меньше входного и более плавно при приближении Vout к Vin. Е1 следит за постепенным увеличением выходного сигнала компаратора. Состояние Е2 переключается когда выходное напряжение сравнивается со входным.
Рис. 3. Сигналы E1, E2 и Vout
Заключение
Мы рассмотрели новую модель типичного буфера с компаратором. Для уменьшения ошибки перерегулирования применяется источник тока, управляемый переменным напряжением, и компаратор с двумя выходами. Потребление предлагаемой схемы (0,18 мкм КМОП) оценивается в 616