Влияние развязывающих конденсаторов на качество электропитания и целостность сигнала
Чанг Фей Йи (Chang Fei Yee) KEYSIGHT TECHNOLOGIES
В статье обсуждается влияние развязывающих конденсаторов на печатной плате на качество электропитания и целостность сигнала. Исследование было выполнено путем совместного моделирования качества электропитания и целостности сигнала в созданной топологии для анализа импеданса цепи питания, шума коммутации и глазковых диаграмм.
Введение
Разработчикам оборудования крайне важно определить резонансную частоту каждого элемента (например, блокировочного/развязывающего конденсатора, планарного конденсатора и индуктивности межсоединения) цепи питания на печатной плате и ее влияние на качество электропитания. Низкое качество электропитания печатной платы – например, из-за более высокого, чем планировалось, импеданса цепи питания в широком диапазоне частот – приводит к одновременному появлению шума коммутации (SSN) и сужению глазковой диаграммы сигнала, передаваемого интегральной схемой, которая подключена к этой цепи питания. В этой статье рассматривается совместное моделирование качества электропитания и целостности сигнала в созданной топологии с помощью ПО Mentor HyperLynx с целью анализа влияния развязывающих конденсаторов на импеданс цепи питания, SSN и глазковые диаграммы.
Анализ и результаты
Исследовалась печатная плата, содержащая систему на кристалле (SoC) с интерфейсом памяти DDR4. На рис. 1а показана цепь питания 1,2 В, расположенная на слое 4, которая подает питание на интерфейс памяти, состоящей из одной ИС (выводы выделены синим цветом). При этом цепь заземления или опорная земля, выделенная зеленым цветом, располагается на слое 5. ИС памяти имеет 13 выводов питания BGA. Места, занимаемые развязывающими конденсаторами 0,22 мкФ (выделены коричневым цветом) в корпусе типа 0201, находятся между выводами каждого контакта питания и заземления. Кроме того, между цепью 1,2 В и заземлением включены шунтирующие конденсаторы 10 мкФ и 1 мкФ (выделены коричневым цветом). Восемь информационных сигналов этого интерфейса показаны на рис. 1б.
Для изучения влияния развязывающих конденсаторов на импеданс цепи питания, SSN и глазковые диаграммы, совместное моделирование качества электропитания и целостности сигнала в созданной топологии выполняется с помощью ПО HyperLynx для нескольких конфигураций цепи питания, перечисленных в таблице 1. Каждая конфигурация цепи питания имеет одинаковые топологии печатной платы и слои, показанные на рисунке 1a и 1б, нагруженные одним шунтирующим конденсатором 10 мкФ и одним шунтирующим конденсатором 1 мкФ.
Рис. 1а. Шина питания 1,2 В для интерфейса памяти DDR4, вид сверху.
1 – ИС памяти
Рис. 1б. Восемь сигналов данных интерфейса памяти DDR4.
В конфигурации А конденсаторы 0,22 мкФ отсутствуют. В конфигурации Б имеются четыре конденсатора 0,22 мкФ. В конфигурации В количество конденсаторов 0,22 мкФ увеличивается до восьми. В конфигурации Г количество конденсаторов 0,22 мкФ увеличивается ещё больше, до тринадцати.
Затем в программный инструмент импортируются модели питания ИС памяти и системы на кристалле в формате IBIS v5.0. Операция чтения памяти со скоростью 1 Гбит/с и частотой Найквиста 500 МГц установлена для режима совместного моделирования, в котором шиной данных управляет ИС памяти, а SoC служит приемником (Rx).
Во-первых, было проведено сравнение импедансов цепи питания в диапазоне от 1000 Гц до 2 ГГц для четырех конфигураций цепи питания. В теории резонансная частота обратно пропорциональна емкости. Как видно на рис. 2, все четыре конфигурации цепи питания имеют одинаковый профиль импеданса в диапазоне от 1000 Гц до 10 МГц из-за размещения одинакового количества шунтирующих конденсаторов 10 мкФ и 1 мкФ. Конфигурация А (без развязывающих конденсаторов 0,22 мкФ) отличается от конфигураций Б, В и Г (в каждом из них присутствует не менее четырех развязывающих конденсаторов 0,22 мкФ). Обратите внимание на уменьшение импеданса цепи питания как минимум на 0,9 Ом на частотах более 10 МГц.
Табл. 1. Исследуемые конфигурации цепи питания.
| Конфигурация цепи питания | Шунтирующий/развязывающий конденсатор | Количество |
| A | 10 мкФ | 1 |
| 1 мкФ | 1 | |
| 0,22 мкФ | 0 | |
| Б | 10 мкФ | 1 |
| 1 мкФ | 1 | |
| 0,22 мкФ | 4 | |
| В | 10 мкФ | 1 |
| 1 мкФ | 1 | |
| 0,22 мкФ | 8 | |
| Г | 10 мкФ | 1 |
| 1 мкФ | 1 | |
| 0,22 мкФ | 13 |
1 – Импеданс цепи питания, Ом
2 –
— конфигурация А
— конфигурация Б
— конфигурация В
— конфигурация Г
3 – 1000 Гц
4 – 100 кГц
5 – 10 МГц
6 – 1000 МГц
7 – Частота
Рис. 2. Смоделированная зависимость импеданса цепи питания от частоты.
1 – Напряжение, В
2 – Время, с
3 –
I. В конфигурации А переключаются 8 буферов передачи.
II. В конфигурации Б переключается только 1 буфер передачи.
III. В конфигурации Б переключаются 8 буферов передачи.
IV. В конфигурации В переключаются 8 буферов передачи.
V. В конфигурации Г переключаются 8 буферов передачи.
Рис. 3. Смоделированная зависимость шума коммутации от времени для конфигураций цепи питания, перечисленных в табл. 1.
Во-вторых, были построены графики зависимости SSN от времени для всех конфигураций цепи питания, см. рис. 3. SSN возникает в результате прохождения через полное сопротивление цепи питания переходного тока в буфере передачи (Tx) интегральной схемы во время передачи сигнала. Переходной ток возрастает при увеличении числа буферов Tx в интегральной схеме, которые одновременно переключаются для передачи информационного сигнала. На рис. 3 видно, что в конфигурации Б амплитуда SSN (III) в два раза больше амплитуды (II) из-за большего переходного тока в ИС, поскольку переключается больше буферов Tx.
С другой стороны, при одновременном переключении восьми буферов Tx на скорости 1 Гбит/с наибольшая амплитуда SSN наблюдается у цепи питания в конфигурации A с наименьшей развязкой и наибольшим импедансом (в диапазоне, составляющем сотни МГц): 505 мВ пик-пик, см. рис. 3 (I). Напротив, цепь питания в конфигурации Г с наилучшей развязкой (13 конденсаторов 0,22 мкФ) и наименьшим импедансом демонстрирует наименьшую амплитуду SSN – 95 мВ пик-пик, см. рис. 3 (V) – что соответствует допуску ±5 % для источника питания 1,2 В, указанному в таблице технических характеристик ИС памяти.
В-третьих, глазковые диаграммы информационных сигналов DDR4 со скоростью 1 Гбит/с с последовательностью битов PRBS-7 (наблюдаемой при Rx или в SoC) были сравнены для конфигураций А и Г, см. рис. 4a и 4б соответственно. Гораздо большая высота и ширина глазка для информационных сигналов данных в конфигурации Г указывает на то, что подавление SSN за счет лучшего качества электропитания помогает уменьшить джиттер в сигналах, передаваемых интегральной схемой памяти. Закрытие глазка в конфигурации А указывает на увеличение риска битовых ошибок и неустойчивости приема. Подавление SSN достигается путем правильного размещения достаточного количества развязывающих конденсаторов на шине питания относительно земли.
Рис. 4а. Смоделированные глазковые диаграммы информационных сигналов DDR4 для конфигурации А.
Рис. 4б. Смоделированные глазковые диаграммы информационных сигналов DDR4 для конфигурации Г.
Выводы
Описанное в данной статье совместное моделирование качества электропитания и целостности сигнала в созданной топологии продемонстрировало, что правильное размещение достаточного количества развязывающих конденсаторов в цепи питания относительно земли положительно влияет на импеданс цепи питания, SSN и глазковые диаграммы. Кроме того, необходимо провести предварительное моделирование целостности сигнала в интересующих нас сигнальных линиях, чтобы обеспечить оптимальную схему терминирования и минимальные потери в линии передачи перед совместным моделированием для анализа взаимного влияния качества электропитания и целостности сигнала.
Литература
1. B. Olney, “Power Distribution Network Planning,” The PCB Magazine, May 2012.
2. F. Carrio, V. Gonzalez, and E. Sanchis, “Basic Concepts of Power Distribution Network Design for High-Speed Transmission,” The Open Optics Journal, 5, (Suppl 1-M8) pp. 51– 61, 2011.
3. E. Bogatin, Signal and Power Integrity—Simplified: 2nd Edition, Prentice Hall, 2009.
4. Mentor HyperLynx, “Power-Aware Signal Integrity Analysis.”
5. Micron, “Power Integrity Simulation With IBIS 5.0 Models Technical Note.”
Об авторе
Чанг Фей Йи является инженером-разработчиком аппаратной части в компании Keysight Technologies. Сфера его деятельности включает в себя разработку системного аппаратного обеспечения, а также анализ качества электропитания и целостности сигнала.
