15 ноября 2017
7 декабря, Москва, бизнес-отель «Бородино»
Конференция для разработчиков микропроцессорных систем.
Что такое RISC V? Это система команд – процессорная архитектура, которая вероятно станет основной на формирующемся рынке Интернета вещей и везде, где требуется еще меньшее энергопотребление, еще меньшая стоимость и высокая независимость от IP-вендора.
Конференци RISC V Developers Forum проводится вместе с российской компанией Syntacore, которая стояла у истоков экосистемы RISC V Foundation и одной из первых предложила коммерческие решения на базе этой архитектуры.
ОСНОВНЫЕ ВОПРОСЫ КОНФЕРЕНЦИИ:
· Открытая архитектура и экосистема RISC-V: предпосылки создания, компании-участники, принципы организации и цели консорциума RISC-V, совместимые open-source имплементации, решения компаний.
· Технический обзор системы команд RISC-V: модульная структура, расширяемость, состояние стандартизации и планы развития.
· Программная инфраструктура RISC-V: актуальное состояние, инструменты разработчика, ПО с открытым кодом.
· Семейство RISC-V совместимого процессорного IP компании Syntacore, ядро SCR1 с открытым кодом.
· Компактное ядро APS3V компании Cortus.
· Процессорные ядра компании CloudBEAR на базе системы команд RISC-V.
· Открытая платформа на основе процессорного ядра с архитектурой RISC-V для встраиваемых информационно-управляющих систем.
· Системы управления прецизионным электроприводом на микропроцессорах RISC-V.